Ενότητα 07: Ιεραρχία Μνήμης ΙΙ

ΕΕΙ 233: ΟΡΓΑΝΩΣΗ ΥΠΟΛΟΓΙΣΤΩΝ

ΑΝΔΡΕΑΣ ΔΙΑΒΑΣΤΟΣ

andreas.diavastos@cut.ac.cy

Τεχνολογικό Πανεπιστήμιο Κύπρου | Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Ηλεκτρονικών Υπολογιστών και Πληροφορικής

CARL

1


Τεχνολογικό Πανεπιστήμιο Κύπρου | Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Ηλεκτρονικών Υπολογιστών και Πληροφορικής

Cache Memory

2

Cache Basics


- Τα δεδομένα → words (32 ή 64 bits)
- Words → μεταφέρονται **πάντα** στη cache για χρήση
- Κατά την μεταφορά, η μηχανή μεταφέρει πολλά words μαζί που ονομάζονται *cache lines* ή *cache blocks*
  - **Spatial Locality!!**
- Προβλήματα:
  - Πως ξέρουμε εάν τα δεδομένα βρίσκονται στην cache?
  - Που ψάχνουμε για να τα βρούμε?



a. Before the reference to X_n b. After the reference to X_n

Cache Basics

- Cache-Memory:
  - **Cache hit** – Βρήκα το δεδομένο που ζητώ
  - **Cache miss** – Δεν βρήκα το δεδομένο που ζητώ στην cache και πρέπει να ζητήσω από άλλα επίπεδα της μνήμης
    - Όταν τα φέρω από άλλα επίπεδα της μνήμης, τα κρατώ μέσα στη cache
- Ο επεξεργαστής πρέπει να μπορεί να διαχειριστεί προσβάσεις στη μνήμη με διαφορετικούς χρόνους εκτέλεσης



Cache Metris & Performance


- Hit Ratio (HR): $\mathrm{HR} = \frac{\#\ hits}{\#\ accesses} = 1 - MR$
- Miss Ratio (MR): $\mathrm{MR} = \frac{\#\ misses}{\#\ accesses} = 1 - HR$
- Average Memory Access Time (AMAT):

$$AMAT = HitTime + (Miss\ Ratio \times MissPenalty)$$

- Ο στόχος της Cache είναι να βελτιώσει το AMAT
- Ο πιο πάνω τύπος μπορεί να χρησιμοποιηθεί αναδρομικά για όλα τα επίπεδα της μνήμης:
- $AMAT = HitTime_{\mathrm{L1}} + (MissRatio_{\mathrm{L1}} \times MissPenalty_{\mathrm{L1}})$
  $= HitTime_{\mathrm{L1}} + MissRatio_{L1} \times (HitTime_{L2} + (MissRatioL_2 \times AMATL_{3}))$
- Το MissPenalty ενός επιπέδου είναι το AMAT του επόμενου επιπέδου

5

Πόσο μεγάλο πρέπει να είναι το Hit Ratio



- Τι hit ratio χρειαζόμαστε για να δικαιολογήσουμε το κόστος της cache? (π.χ. στην χειρότερη περίπτωση να πετυχαίνουμε πάντα AMAT = 100 κύκλους)

$$AMAT = HitTime + (Miss\ Ratio \times MissPenalty)$$


$$100 = 4 + (1 - HR) \times 100 \rightarrow HR = 4\%$$

- Τι hit ratio χρειαζόμαστε για να πετύχουμε AMAT = 5 κύκλους?

$$5 = 4 + (1 - HR) \times 100 \rightarrow HR = 99\%$$

6

Βασικός (Απλός) Αλγόριθμος Πρόσβασης της Cache



ON REFERENCE TO Mem[X]:
Look for X among cache tags...

HIT: *X = TAG(i) , for some cache line i*
- READ: return DATA(i)
- WRITE: change DATA(i); Start Write to Mem(X)


MISS: *X not found in TAG of any cache line*

- REPLACEMENT SELECTION:
  Select some line k to hold Mem[X] (Allocation)
- READ: Read Mem[X]
  Set TAG(k)=X, DATA(k)=Mem[X]
- WRITE: Start Write to Mem(X)
  Set TAG(k)=X, DATA(k)= new Mem[X]

Direct-mapped Caches

- Η θέση στην cache που θα αποθηκευτεί ένα word καθορίζεται από την διεύθυνση του word στην κύρια μνήμη
- Κάθε word στη μνήμη αντιστοιχεί σε ένα μόνο cache block:
  $(Block\ address)\ modulo\ (\#Blocks\ in\ cache)$
- Τα blocks είναι δύναμη του 2
  - Μπορούμε για παράδειγμα να χρησιμοποιήσουμε τα τελευταία bits της κύριας διεύθυνσης για να αναπαραστήσουμε τη «διεύθυνση» (Index) της cache
- Παράδειγμα:
  - 8-lines/blocks direct-mapped cache:

  → 8 Indexes → 8 (32-bit) data/words → 3 index bits




Tags and Valid Bits

- Πως γνωρίζουμε πιο block είναι αποθηκευμένο σε κάθε θέση στη cache?
  - Στην cache αποθηκεύουμε την διεύθυνση του block και τα δεδομένα
  - Από τη διεύθυνση δεν χρειαζόμαστε όλα τα bits, μόνο τα high-order bits
  - Αυτό ονομάζεται **Tag**
- Πως ξέρουμε ότι υπάρχουν δεδομένα σε μία θέση στη cache?
  - **Valid bit**:
  - 1 = υπάρχουν
  - 0 = ΔΕΝ υπάρχουν
  - Αρχικά ισούται με 0

Direct-mapped Caches

- Πρόσβαση (για cache με 2^w blocks/lines):
  - Index στη cache με w address bits (index bits)
  - Διαβάζω το Valid bit, tag και τα δεδομένα
  - Αν το Valid bit == 1 και το tag είναι το ίδιο → Cache Hit



Παράδειγμα Λειτουργίας Direct-mapped Cache

- 8-blocks, 1 word/block, direct mapped
- Αρχική κατάσταση της cache:

Index	V	Tag	Data
000	N		
001	N		
010	N		
011	N		
100	N		
101	N		
110	N		
111	N		

Παράδειγμα Λειτουργίας Direct-mapped Cache

Word addr	Binary addr	Hit/miss	Cache block
22	10 110	Miss	110

Tag Index

Index	V	Tag	Data
000	N		
001	N		
010	N		
011	N		
100	N		
101	N		
110	**Y**	**10**	**Mem[10110]**
111	N		

Παράδειγμα Λειτουργίας Direct-mapped Cache

Word addr	Binary addr	Hit/miss	Cache block
26	11 010	Miss	010

Index	V	Tag	Data
000	N		
001	N		
010	**Y**	**11**	**Mem[11010]**
011	N		
100	N		
101	N		
110	**Y**	**10**	**Mem[10110]**
111	N		

Παράδειγμα Λειτουργίας Direct-mapped Cache

Word addr	Binary addr	Hit/miss	Cache block
22	10 110	**Hit**	110
26	11 010	**Hit**	010

Index	V	Tag	Data
000	N		
001	N		
010	**Y**	**11**	**Mem[11010]**
011	N		
100	N		
101	N		
110	**Y**	**10**	**Mem[10110]**
111	N		

Παράδειγμα Λειτουργίας Direct-mapped Cache

Word addr	Binary addr	Hit/miss	Cache block
16	10 000	Miss	000
3	00 011	Miss	011
16	10 000	Hit	000

Index	V	Tag	Data
000	**Y**	**10**	**Mem[10000]**
001	N		
010	Y	11	Mem[11010]
011	**Y**	**00**	**Mem[00011]**
100	N		
101	N		
110	Y	10	Mem[10110]
111	N		

Παράδειγμα Λειτουργίας Direct-mapped Cache

Word addr	Binary addr	Hit/miss	Cache block
16	10 000	Miss	000
3	00 011	Miss	011
16	10 000	Hit	000

Index	V	Tag	Data
000	**Y**	**10**	**Mem[10000]**
001	N		
010	Y	11	Mem[11010]
011	**Y**	**00**	**Mem[00011]**
100	N		
101	N		
110	Y	10	Mem[10110]
111	N		

Παράδειγμα Λειτουργίας Direct-mapped Cache

Word addr	Binary addr	Hit/miss	Cache block
18	10 010	Miss	**010**

Conflict: Είχα ήδη δεδομένα στη θέση αυτή

Index	V	Tag	Data
000	Y	10	Mem[10000]
001	N		
010	**Y**	**10**	**Mem[10010]**
011	Y	00	Mem[00011]
100	N		
101	N		
110	Y	10	Mem[10110]
111	N		

Ενότητα 07: Ιεραρχία Μνήμης ΙΙ

ΕΕΙ 233: ΟΡΓΑΝΩΣΗ ΥΠΟΛΟΓΙΣΤΩΝ

ΑΝΔΡΕΑΣ ΔΙΑΒΑΣΤΟΣ

andreas.diavastos@cut.ac.cy